GAA环栅晶体管中悬空的硅通道是怎么做出来的？ - 知乎
GAAFET和MBCFET中的硅通道都是悬空的，既然单晶硅基底是通过定向生长实现的，无法在芯片制造过程中悬空生…
semiconductors - What is silicon germanium (SiGe)? - Electrical ...
Sep 25, 2013 · I've heard that SiGe chips can be faster than ordinary silicon chips. What is SiGe and why is it faster than ordinary silicon?
为什么 IBM推出7nm工艺新型芯片要使用锗硅材料？ - 知乎
然后说一下 SiGe工艺的概念：SiGe工艺（应变硅），是在制造电路结构中的双极晶体管时，在硅基区材料中加入一定含量的Ge形成应变硅异质结构晶体管，以改善双极晶体管特性的一种硅基工艺集成技 …
知乎盐选 | 12.9 Si1-xGex/Si 异质结的光电子学应用
下面除了讨论用 SiGe，SiGeC 异质结构的光电子器件所取得的进步和发展趋势外，还将介绍 SiGe/Si 上直接带隙 GeSn 应变异质结构并着眼于光电子集成回路（OEIC）的应用。 12.9.2 Si 1-x Ge x 的折 …
一文读懂|集成电路制造技术 - 知乎
对于电子必须要有Tensile的Stress才能增强它的载流子迁移率，把SiGe嵌入到源漏肯定不行了，那就把他嵌入到沟道下面也可以产生Tensile应力，但是这种工艺的实现难度几乎不可能，所以后来就有了 …
5nm finfet工艺流程是怎样的? - 知乎
FinFET工艺制程技术采用外延生长技术嵌入SiGe和SiC应变材料，并进行源和漏掺杂，同时使源和漏有源区凸起增加有源区的厚度和表面积，从而可以形成更厚的Salicide，减小22nm工艺制程技术的源和漏 …
等芯片一直突破1nm之后，之后的出路在哪，会往更小发展吗？ - 知乎
Step5 Dummy Poly两侧绿色的Spacer就是电介质材料，然后在Fin区域挖出一个平台，长紫色的Epi (Source和Drain，PMOS长的是SiGe，NMOS长的是SiP)。 Step6里把Dummy Poly掏掉填上 …
知乎盐选 | 12.3 Si1-xGex/Si 异质结的电子学性质
12.3 Si1-xGex/Si 异质结的电子学性质 SiGe 异质结器件的有源区由不同组分、厚度和掺杂的应变层组成。层的组分决定着带隙及与其相邻层的能带带阶，其大小和极性决定着量子阱深度或势垒高度，这在 …
哪位大神科普一下，主流的Foundry工艺？ - 知乎
主流的Foundry工艺包括逻辑、eNVM、RF等技术，适用于多种应用场景，具有高密度、低功耗和高可靠性的特点。
半导体22nm制程Process Flow是什么？ - 知乎
27. SiGe Deposition & Hard Mask Removal 接着进行SiGe外延生长，由于SiGe只会在Silicon表面生长，所以只在PMOS的Source/Drain Fin区域形成，然后etch剩下的SiCN hard mask。 28. Hard Mask …